

Plan de validation du compteur de temporisation

- 1) Inspection du code VHDL pour s'assurer qu'il n'y a pas d'erreur (déclaration des variables notamment)
- 2) Inspection du fichier de contraintes pour vérifier la cohérence du nom des variables.
- 3) Rédaction testbench pour étudier le comportement attendu du système.
- 4) Simulation du système et du comportement temporel
- 5) Analyse du chronogramme
- 6) Analyse du rapport de synthèse pour valider l'architecture du système
- 7) Analyse du rapport de timing pour valider le comportement temporel du système
- 8) Test du comportement des différents signaux :
 - Incrémentation à chaque front montant de l'horloge (Chronogramme)
 - Restart fonctionnel et remise à zéro du compteur (Utiliser les sondes ILA pour scruter l'état de la valeur)
 - Reset fonctionnel et remise à zéro du compteur (Chronogramme + Utiliser les sondes ILA pour scruter l'état de la valeur)
 - Fin de compteur et remise à zéro du compteur (Chronogramme)
 - Remise à zéro du signal de fin de compteur (Chronogramme)
 - Alternance du signal de la LED sur exactement 2s (Mesure précise avec un oscilloscope)
 - Réinitialisation de la valeur de la LED en cas de reset (Utiliser les sondes ILA pour scruter l'état de la valeur)
- 9) Démonstration en observant le comportement du hardware. Mesure temporelle et changement visuel sur la LED.
 - Le comportement attendu est un changement de l'état de la LED toutes les 2s ainsi qu'une réaction du système face aux événements d'appui sur les boutons reset et restart : le compteur est censé se réinitialiser et impliquer le retour à la valeur initiale de la LED ainsi que la remise à zéro de la valeur du compteur.